Rust-Crate für Zugriff auf die Hetzner Cloud API

Open Source

Entwicklung und Pflege von "hcloud-rust", eines Crates (Rust Bibliothek) zum Zugriff auf die Hetzner Cloud API aus Rust-Anwendungen heraus

Verwendete Technologien: Rust, OpenAPI

Implementierung einer Video-Skalierung

Erstellung eines ressourcenoptimierten, proprietären Vivado-IP-Cores zur Anpassung von Videoquellen unterschiedlicher Bildgrößen auf ein einheitliches Ausgabeformat, Skalierung des AXI4-Streams mittels bilinearer Interpolation und zur Laufzeit einstellbarem Skalierungsfaktor
Verwendete Technologien: Xilinx Artix UltraScale+, Xilinx Vivado, VHDL, Python

Python-Extension für Development-Webserver

Ersetzen des bisher in einem Python-Softwaresystem verwendeten Flask Web-Frameworks durch
eine kompilierte Rust-Erweiterung mit Axum Web-Framework, um Abhängigkeitsprobleme vom
Installations- zum Entwicklungszeitpunkt zu verschieben
Verwendete Technologien: Rust, Python, PyO3

Beschleunigung eines Algorithmus-Prototypen

Untersuchung des Zeitverhaltens der Python-Implementierung eines proprietären numerischen Algorithmus und Beschleunigung der Implementierung durch kompilierte Rust-Module
Verwendete Technologien: Python, Rust

MIPI-Empfänger für Kamera-Grabber-Plattform

Implementierung eines MIPI-Empfängers auf Basis des Xilinx MIPI RX Subsystem IPs, Entwurf des Taktkonzepts, Adaptierung des Bilddatenstroms auf ein kundenspezifisches Format und Verifikation der Implementierung

Verwendete Technologien: Xilinx Artix UltraScale+, VHDL, Xilinx Vivado, TCL

Portierung einer Firmwareplattform auf ein Efinix FPGA

Anpassung einer Firmwareplattform für den Wechsel der FPGA-Familie von einem Xilinx Artix 7 auf ein Efinix Trion FPGA, Adaptierung der Timing-Beschreibungen, Anpassung bestehender FPGA-Module zur Optimierung des Timings, Umstellung der CI-Skripte auf die neue Toolchain

Verwendete Technologien: Efinix Trion FPGA, VHDL, SDC, Python, Efinix Efinity

System-Controller für Raumfahrzeug-Bordcomputer

Erstellung eines System-Controllers für das Startup- und Reset-Management des Bordcomputers eines Raumfahrzeugs, Implementierung von Watchdog- und SPI-Modul, Ressourcenoptimierung für Verwendung des Designs mit dreifach-Redundanz (TMR), Verifikation der Funktionalität in der Simulation mittels einer OSVVM-Testbench

Verwendete Technologien: Microchip ProASIC3, VHDL, OSVVM, Microchip Libero

Implementierung einer Messwert-Erfassung

Erstellung eines FPGA-Designs für einen Microchip (ehem. MicroSemi) SmartFusion 2 SoC zum Konfigurieren und parallelen Auslesen mehrerer AD7768 AD-Umsetzern, Übertragen der Messwerte über eine proprietäre serielle 8b/10b-Schnittstelle, Inbetriebnahme des Designs

Verwendete Technologien: Microchip SmartFusion 2, VHDL, C, Microchip Libero

Ressourcensparender DDR3-Speichercontroller

Basler AG (festanstellung)

Industrie und Maschinenbau

500-1000 Mitarbeiter

Reduzierung des FPGA-Ressourcenverbrauchs des Kameradesigns durch Implementierung eines maßgeschneiderten DDR3-Speichercontrollers anstelle des Xilinx MIG IP-Cores
Verwendete Technologien: Xilinx Artix 7, VHDL, SDC, Vivado, VCS

Algorithmus zur Bildkompression

Basler AG (festanstellung)

Industrie und Maschinenbau

500-1000 Mitarbeiter

Optimierung der Bandbreite und Bildfrequenz der ace2-Kameras durch Implementierung eines proprietären Algorithmus zur verlustfreien und verlustbehafteten Bildkompression
Verwendete Technologien: Intel/Altera Cyclone V, Xilinx Artix 7, VHDL, Python, ModelSim, VCS

Ansteuerungslogik für Sony-Bildsensoren

Basler AG (festanstellung)

Industrie und Maschinenbau

500-1000 Mitarbeiter

Einbindung von Sony-IMX-Bildsensoren (Rolling Shutter) in die Firmwareplattform der ace-U-Produktlinie mittels Ansteuerung über SPI und I²C sowie Dekodierung der seriellen LVDS-Daten
Verwendete Technologien: Intel Cyclone V, VHDL, C++, Quartus

Implementierung einer Bildverbesserung

Basler AG (festanstellung)

Industrie und Maschinenbau

500-1000 Mitarbeiter

Umsetzung eines Bildverbesserungs-Algorithmus auf einer 5x5-Umgebung in VHDL-Code und Verifikation des Designs mittels Simulation und Python-Referenzimplementierung
Verwendete Technologien: Intel Cyclone V, VHDL, Quartus, ModelSim

Portierung einer Firmwareplattform auf ein neues FPGA

Basler AG (festanstellung)

Industrie und Maschinenbau

500-1000 Mitarbeiter

Anpassung der Firmwareplattform der ace-Produktlinie für den Wechsel der FPGA-Familie von einem Altera/Intel Cyclone III auf ein Cyclone V mit Umstellung der Toolchain und Anpassung der Taktverwaltung und des Designs der LVDS-Deserialisierer
Verwendete Technologien: Altera/Intel Cyclone V, VHDL, C++, Quartus

Ansteuerungslogik für OnSemi-Bildsensoren

Basler AG (festanstellung)

Industrie und Maschinenbau

500-1000 Mitarbeiter

Einbindung der OnSemi-Python-Sensorfamilile (Global Shutter) in die Firmwareplattform der ace-Kamerafamilie mittels SPI und LVDS sowie Dekodierung und Weiterverarbeitung der Bilddaten
Verwendete Technologien: Altera/Intel Cyclone III, VHDL, Quartus, ModelSim

Ansteuerungslogik für CMOSIS-Bildsensor

Part-Time-Scientists GmbH

Automobil und Fahrzeugbau

< 10 Mitarbeiter

Erstellung einer FPGA-Logik zum Ansteuern und Auslesen eines CMOSIS-Bildsensors (Global Shutter) mittels SPI und LVDS sowie der Übertragung der Bilddaten per Gigabit-Ethernet
Verwendete Technologien: Xilinx Virtex 5, VHDL, C, ISE

Hardwarebeschleunigung einer JPEG-2000-Implementierung

TUHH (Diplomarbeit)

Beschleunigung einer OpenJPEG-Software-Implementierung durch Auslagern der diskreten Wavelet-Transformation in FPGA-Hardware
Verwendete Technologien: Xilinx Virtex 5, PSHDL, VHDL, C, ISE

Freelancer Rust & FPGA

Profilanlagen

Skills

Erfahrung

Sprachen

Projekthistorie

Rust-Crate für Zugriff auf die Hetzner Cloud API

Implementierung einer Video-Skalierung

Python-Extension für Development-Webserver

Beschleunigung eines Algorithmus-Prototypen

MIPI-Empfänger für Kamera-Grabber-Plattform

Portierung einer Firmwareplattform auf ein Efinix FPGA

System-Controller für Raumfahrzeug-Bordcomputer

Implementierung einer Messwert-Erfassung

Ressourcensparender DDR3-Speichercontroller

Algorithmus zur Bildkompression

Ansteuerungslogik für Sony-Bildsensoren

Implementierung einer Bildverbesserung

Portierung einer Firmwareplattform auf ein neues FPGA

Ansteuerungslogik für OnSemi-Bildsensoren

Ansteuerungslogik für CMOSIS-Bildsensor

Hardwarebeschleunigung einer JPEG-2000-Implementierung

Kontaktanfrage