Kai-Uwe Behm verfügbar

Kai-Uwe Behm

ASIC/ FPGA-Designer

verfügbar
Profilbild von KaiUwe Behm ASIC/ FPGA-Designer aus Dresden
  • 01069 Dresden Freelancer in
  • Abschluss: Dipl.-Ingenieur
  • Stunden-/Tagessatz: 85 €/Std. 680 €/Tag
  • Sprachkenntnisse: deutsch (Muttersprache) | englisch (gut)
  • Letztes Update: 20.05.2019
SCHLAGWORTE
DATEIANLAGEN
curriculum vitae
Der Download dieser Datei ist nur mit einem kostenpflichtigen Account möglich.
Lebenslauf
Der Download dieser Datei ist nur mit einem kostenpflichtigen Account möglich.
SKILLS
EDA-Tools:
- SYNOPSYS design tools (Design, Synthese, Simulation, Test)
- Synplicity (FPGA Synthese)
- ModelSim (VHDL Simulation, Verilog Simulation)
- SynaptiCAD (Simulation, Dokumentation)
- Affirma NC (Verilog Simulation, VHDL Simulation)
- FPGA-Tools (Altera Quartus, Xilinx ISE)

Kenntnisse:
- VHDL
- Verilog HDL
- Perl
- TCL

Erfahrungen:
- Team- und Projektleitung
- Ausarbeitung der System- /Schaltkreisspezifikation
- Erstellen von Test-/Verifikationsplänen
- Erstellen von Testbenches und Testabläufen/-szenarien
- Modellieren des HDL-Code (VHDL, Verilog)
- Synthese des HDL-Code auf Zieltechnologie
- Einbau von Teststrukturen (Scan, BIST)
- Funktionale Verifikation, Verifikation mittels ATPG
- Pre- und Postlayoutsimulation
- Technologieumsetzung (ASIC/ASIC, FPGA/ASIC)
REFERENZEN
Projekt: sentinel 2
Aufgaben:
- Überarbeitung vorhandener FPGA Spezifikationen
- Durchführung von architectural and detailed FPGA design inkl. Validierung
- Anleitung und Kontrolle der Verifikation auf Modul- und Systemebene im Gesamtprojekt (inkl. Testbencherstellung)
- Durchführung und Verantwortung der cross-Validierung im Gesamtprojekt

Projekt: easy-C
Aufgaben:
- Erstellen von VHDL-Code auf der Grundlage von Matlab-Algorithmen
- Verifikation auf Modul- und Systemebene
- Integration und Test im Gesamtsystem

Projekt: contactbased chip card
Aufgaben:
- Ausarbeitung eines Verifikationsplanes für System-on-Chip Module eines 32-bit ?C-Systems
- Erstellen der Assemblercodes zur Verifikation auf Grundlage des Verifikationsplanes
- Verifizierung auf RTL- und Gatelevel
- Verifizierung/ Charakterisierung auf Silizium

Projekt: Software Defined Radio
Aufgaben:
- Spezifikation und Entwicklung der Kontroll- und Steuerlogik eines Software Defined Radio (SDR)
- Einbindung der signalverarbeitenden Designmodule in das Gesamtdesign
- Verifikation der Einzelmodule und des Gesamtdesigns
- Analyse, Verifikation und Optimierung bestehender, wiederverwendbarer VHDL-Codes

Projekt: contactbased chip card
Aufgaben:
- Ausarbeitung eines Verifikationsplanes für System-on-Chip Module eines ?C-Systems
- Erstellen der Assemblercodes zur Verifikation auf Grundlage des Verifikationsplanes
- Verifizierung auf RTL- und Gatelevel

Projekt: contactless chip card
Aufgaben:
- Ausarbeitung eines Verifikationsplanes für System-on-Chip Module eines ?C-Systems
- Erstellen der Assemblercodes zur Verifikation auf Grundlage des Verifikationsplanes
- Verifizierung auf RTL- und Gatelevel
ZEITLICHE UND RÄUMLICHE VERFÜGBARKEIT
im Raum Dresden zu 100% Vor-Ort Einsatz möglich, sonst ca. 40% Vor-Ort Einsatz
KONTAKTANFRAGE VERSENDEN

Ja, ich akzeptiere die AGB

Ja, ich akzeptiere die Datenschutzbestimmungen

Hinweis: der Versand ihrer Kontaktanfrage ist komplett kostenfrei

WEITERE PROFILE IM NETZ