Bhavin D. nicht verfügbar bis 30.09.2019

Bhavin D.

Softwareentwickler Embedded Systems

nicht verfügbar bis 30.09.2019
Profilbild von Bhavin D Softwareentwickler Embedded Systems aus Gilching
  • 82205 Gilching Freelancer in
  • Abschluss: Master in "Sensor System Technology" Uni Karlsruhe
  • Stunden-/Tagessatz: 63 €/Std. 500 €/Tag
    Für Projekte >= 3 Monate
  • Sprachkenntnisse: deutsch (gut) | englisch (verhandlungssicher) | hindi (Muttersprache)
  • Letztes Update: 13.03.2019
SCHLAGWORTE
PROFILBILD
Profilbild von Bhavin D Softwareentwickler Embedded Systems aus Gilching
DATEIANLAGEN
Fachprofil
Der Download dieser Datei ist nur mit einem kostenpflichtigen Account möglich.
SKILLS
Kenntnisse

   +++    hervorragende Kenntnisse
    ++     gut
     +      Grundlagen

Hardware
  +++  µController: 8051, AT89S51-52, AVR ATMEGA16
  +++  TIVA TM4C1294, TM4C123G, ARM Cortex M4-STM32F303,Renesas Synergy
  +++  ALTERA FPGA: DE2-115, DE2-150
  +++  Nios2 Prozessor
  +++  Sensoren: Druck, Magnetismus, Temperatur, Abstand
   ++   Embedded Systems
   ++   Module: GSM, GPS, RFID
   ++   Elektronik: Analog/Digital Technik, Verstärker, Transistoren
    +    FPGA: Xilinx

Betriebssysteme
  +++  Microsoft Windows (98, 2000, XP, 7, 8, 10)
   ++   LINUX
   ++   Ubuntu
    +    Free RTOS
    +    Buildroot

Programmiersprachen
  +++  C
   ++   C++, STL
   ++   Verilog
   ++   VHDL
   ++   MATLAB
   ++   ASM 8051
    +    QT
    +    GUIX


Netzwerke,
Kommunikation
  +++  UART
  +++  RS-232
  +++  I2C
   ++   CAN
   ++   SPI
    +    TCP/IP

Entwicklungs-umgebungen
  +++  Eclipse Nios2 Sbt
  +++  Qsys System Entwicklung tool
  +++  Quartus 2
  +++  Renesas e2 studio
  +++  Code Composer Studio
  +++  CooCox
   ++   Qt Creator
   ++   Keil µVision
   ++   Eclipse
   ++   Xilinx IDE
    +    AVR Atmel Studio
    +    NI Multisim
    +    Modelsim
    +    Microsoft Visual Studio

Tools, Bibliotheken
  +++  Microsoft Office
   ++   Oszilloskop, Signal Analyzer

Standards, Methoden
   ++   Subversion SVN
   ++   Git/GitHub
REFERENZEN
Projekterfahrung

"Buildroot"
Firma/Kunde: intern
Branche: Embedded Systems
Dauer: 12/2017 - dato
Beschreibung:
Buildroot ist ein Tool, das den Prozess der Erstellung eines kompletten Linux-Systems für ein Embedded-System mittels Cross Compilation vereinfacht und automatisiert. Mit dem Buildroot kann eine Cross-Compilation-Toolchain, ein Rootfile-System, ein Linux-Kernel-Image sowie ein Bootloader für Ihre Zielplattform generiert werden. Die Idee dieses internen Projekts ist es, sich mit der Funktionalität des Linux-Systems vertraut zu machen und ein einfaches Buildroot-System für Beagle Bone Black zu entwickeln. Das Buildroot-System wurde mit der Entwicklung eines Bibliotheksdatenmanagement-Systems getestet. Die Bibliotheksdaten enthalten Informationen über Buch-ID, Name, relative Adresse und ein boolsches Status-Flag zur Statusanzeige des Buches. Die Arbeit besteht aus zwei Teilen: der Entwicklung von einem C++-System, das eine unbekannte Menge an Bibliotheksdaten in einer Datei speichert, und der Implementierung einer Schnittstelle zum Abrufen bestimmter Daten des Buchs.
Aufgaben:
Linux File System Konfiguration und Booting
Linux Kernel Konfiguration und Build
File System Access Control
Basic Linux Shell mit VI-Editor
Buildroot Konfiguration für Beagle Bone Black (Architektur, Bootloader, Toolchain, Kernel-Menu)
SD Card Partitions und File System Installation
C++ für Bibliotheksdaten
C++ für Linkedlist ADT und Filemanagement
Tools und Technologien:
Oracle VM Virtual Box, Linux-Debian, Buildroot, VI Editor, C++

"Boot Camp"
Firma/Kunde: Green Digit GmbH, Deutschland
Zeitraum: 09/2017-11/2017
Beschreibung:
Ausbildungsprogramm bei der Green Digit GmbH
Im Rahmen des Ausbildungsprogramms „Boot Camp“ habe ich mich intensiv mit den hier aufgelisteten Themen befasst. Einige der Kenntnisse und Fähigkeiten konnte ich somit noch weiter vertiefen, manche andere mir zusätzlich aneignen.
Tools und Technologien:
I2C Kommunikation zwischen TIVA C series und TI-Sensorhub
CAN bus Protokoll Implementierung  zwischen TIVA C controller
API und Register Level Programmierung für STM32f3 controller
Systeme zur Versionskontrolle SVN, Git/GitHub
QT C++ GUI : Programmierung mit QTWidgets
Anpassungen in der Peripherie für Xilinx Zybo FPGA
SPI Kommunikation zwischen Renesas Synergy Microcontroller und TFT-Display
Treiberentwicklung für BMP180 Drucksensor auf Renesas Synergy
GUIX Application auf Renesas Synergy
Tuples Data management mit C++ Linkedlist und ADT

"Hardware-Beschleunigung durch Annäherung (Master Arbeit)"
Firma/Kunde: CES, Institute of Technology, Karlsruhe
Branche: Embedded Systems
Dauer: 04/2016 – 11/2016
Beschreibung:
Maßnahmen an der Hardware eröffnen dem Entwickler die Möglichkeit, das Rechentempo selbst für einen komplexen Algorithmus zu erhöhen, indem er ihn in einen FPGA als kundenspezifisches Hardwarebauelement überträgt. Das Verfahren „Approximate Computing” ist eine Art von Hardware-Beschleunigung, die nach kürzerer Rechenzeit und mit weniger Energieverbrauch ein nicht ganz exaktes Ergebnis zurückliefert. Viele Anwendungsbereiche wie Datenanalyse oder Data Mining, Bild- und Videoverarbeitung, mobile Computing und künstliche Intelligenz eignen sich wegen ihrer Toleranz gegenüber Ungenauigkeiten gut für Annäherungs-Berechnungen. Bei fehlerunempfindlichen Anwendungen wird durch Annäherungs-Berechnungen die Rechenqualität (z.B. Exaktheit) den Berechnungs-Aufwänden (z.B. Energie) gegenübergestellt.
Approximate Adders bilden das Herzstück des „approximate computings”. Diese leistungsfädigen Approximate Adders bestehen aus einer Gruppierung unterschiedlicher, kleiner „Sub Adders“. Sie können Module zur Carry Prediction und Fehlerkorrektur enthalten. In dieser Projektarbeit haben wir einen low-latency generic accuracy configurable adder entworfen. Er bietet eine höhere Flexibilität in Konfiguration und Design, verglichen mit anderen Addierern wie dem Error Tolerant Adder (ETA) oder Almost Correct Adder (ACA).
Das Neuartige an der Arbeit ist die Entwicklung eines Multi-Prozessor-Systems auf einem FPGA als Hardwarebeschleuniger und Approximate Adders für einen Algorithmus zur Sobel Kantenglättung. Dieses System ist auch später für die Entwicklung und Tests weiterer Software für Approximation Technique einsetzbar.
Aufgaben:
In der Arbeit konzentrierten wir uns auf einen maßgeschneiderten Befehlssatz, den  Hardware-Beschleuniger und die effiziente Umsetzung des Multicore Embedded-Systems auf einem Altera DE2-115-Entwicklungsboard in folgenden Stufen:
Implementierung eines Bildverarbeitungs- Algorithmus in C auf einer Nios 2 Plattform
Implementierung eines Befehlssatzes und Hardware Accelerators in Verilog
Implementierung des Konzepts zum approximate computing / Verilog.
Erweiterung von Single- auf Multi-Core Nios2 Plattform mit dem Befehlssatz
Tools und Technologien:
C, VHDL,  Verilog, MATLAB, Eclipse Nios2 Sbt, Qsys zur Systementwicklung, Quartus 2, Altera Modelsim
ZEITLICHE UND RÄUMLICHE VERFÜGBARKEIT
Verfügbar in Deutschland und Österreich - vor Ort oder remote.
KONTAKTANFRAGE VERSENDEN

Ja, ich akzeptiere die AGB

Ja, ich akzeptiere die Datenschutzbestimmungen

Hinweis: der Versand ihrer Kontaktanfrage ist komplett kostenfrei